# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

			•	
	,			
·				
			·	

#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-056283

(43)Date of publication of application: 24.02.1992

(51)Int.CI.

H01L 29/788 H01L 27/115

H01L 29/792

(21)Application number: 02-167157

(71)Applicant:

MATSUSHITA ELECTRON CORP

(22)Date of filing:

25.06.1990

(72)Inventor:

SATO KAZUO

ARAI KATSUJIROU

#### (54) SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURE THEREOF


(57)Abstract:

PURPOSE: Not only to enable a drain region to be kept high in breakdown strength but also to ensure the occurrence of hot electrons by a method wherein a third diffusion layer is provided to

CONSTITUTION: A thin silicon oxide film 14 serving as a gate insulating film and a floating gate electrode 15 formed of a first silicon film are formed on a P-type silicon substrate, phosphorus ions are implanted using the floating gate electrode 15 and a photoresist 21 as a mask, and after the photoresist 21 is removed, a deep N-type diffusion layer 18 is formed through a thermal treatment performed at a high temperature. In succession, a silicon oxide film 16 serving as a layer insulating film is formed so as to electrically insulate the gate insulating film and the floating gate electrode 15, a second polysilicon film is formed on the silicon oxide film 16, and a control gate electrode 17 is provided through photoetching. Thereafter, arsenic ions are implanted to form N-type diffusion layers 12 and 13 which are made to serve as a source and a drain region.







#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

#### 19日本国特許庁(JP)

⑪特許出願公開

### ⑩ 公 開 特 許 公 報 (A) 平4-56283

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)2月24日

H 01 L 29/788 27/115 29/792

7514-4M H 01 L 29/78 8831-4M 27/10

3 7 1 4 3 4

審査請求 未請求 請求項の数 4 (全7頁)

**9発明の名称** 半導体記憶装置およびその製造方法

②特 願 平2-167157

❷出 願 平2(1990)6月25日

⑩発明者 佐藤

和夫

大阪府門真市大字門真1006番地 松下電子工業株式会社内

⑩発明者新井 克次朗

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地

⑩出 願 人 松下電子工業株式会社⑩代 理 人 弁理士 栗野 重孝

外1名

明 細 會

1、発明の名称

半導体記憶装置およびその製造方法

- 2、特許請求の範囲
- (2) 第1の絶縁膜が少なくとも前記第1の拡散層と前記第2の拡散層上に形成されていることを

特徴とする請求項1記載の半導体記憶装置。

- (3) 第1の絶縁膜の腹厚が、前記第2の絶縁膜の 膜厚より厚いことを特徴とする請求項2記載の 半導体記憶装置。
- (4) 半導体基板主面上の所定領域に第1の地線膜を形成する工程と、前記第1の地線膜上部で領域を形成する工程と、前記と、前記を領域にレジストを形成なン注を行ると、が成立する工程を付款を形成する工程を付款を形成する工程をである。
- 3、発明の詳細な説明

産業上の利用分野

本発明は、電気的に審き込み消去可能なBEPROM (Electrically Brasable and Programable ROM) に適した半導体記憶装置およびその製造方法に関 するものである。

従来の技術

從来、電気的書き込み消去が可能な不揮発性メ モリ素子の一つとして、音き込み消去ともにフォ ラーーノルドハイム (Fowler-Nordheim) トンネ リング機構により行なうフローティングゲート型 電界トランジスタからなる不揮発性メモリトラン ジスタがよく知られている。このフローティング ゲート型の不揮発性メモリトランジスタは、拡散 層上の100人程度の薄い絶縁膜を介して電荷の トンネリングを行い、絶縁膜上のフローティング ゲート電極の電荷量を変化させることにより、ト ランジスタのしまい値電圧を変化させ、情報を記 憶させることを原理とするものである。こうした フローティングゲート型不揮発性メモリトランジ スタをEEPROMに適用するためには、そのメ モリトランジスタを選択するための電界効果型ト ランジスタを同一基板内に共存させる必要があ り、通常第3図に示すような断面構造が用いられ ている。すなわち、第3図に示すごとくP型のシ

リコン基板 1 の中にN型拡散層 2 、 3 、 4 が形成 され、 N 型拡散層 2 , 3 および同 3 , 4 にまた がってゲート絶録膜となる比較的厚い酸化シリコ ン腹5,6が形成されるとともに、酸化シリコン 膜6の一部分のみを開孔し、この開孔部にトンネ リング媒体となりうる100A程度の薄い酸化シ リコン膜7が形成され、酸化シリコン膜6,7の 上にフローティングゲート電極8が形成され、ま た酸化シリコン膜5上に選択ゲート電極gが形成 され、さらにフローティングゲート電極8上に酸 化シリコン膜10を介してコントロールゲート電 極11が形成された構造となっていた。しかしな がら、このような構造のメモリセルにおいては、 1つのメモリセルを2つのトランジスタによって 構成しなければならないため、メモリセル面積を 縮小するには限度があり、EEPROMの高集積 化が極めて困難であるといった問題点を有してい t= -

近年、こうした問題を解決するために、第4図に示すような1つのメモリセルを1つのトランジ

. スタで構成するスプリットゲート型のEEPROM メモリセルが提案されている(ジーサマチサ (G. Samachisa) 他、IEEE J. ソリッド ス テート サーキッツ (Salid-State Circuits), SC-22,第5号, 第676ページ, 1987)。 第4図において、1はP型シリコン基板、12お よび13はソースおよびドレイン領域となりうる N型拡散層、14はトンネリング媒体となりうる 1 0 0 人程度の薄い酸化シリコン膜、 1 5 はっ ローティングゲート電極、16はゲート絶縁膜お よび層間絶縁膜となる酸化シリコン膜、17はコ ントロールゲート電極である。第4図に示すごと きスプリットゲート型のEEPROMメモリセル の書き込みの場合は、紫外線消去型のEPROM (Erasable and Programable ROM)  $0 \times \epsilon y$ セルと同様に、コントロールゲート電極17とド レイン領域となるN型拡散層13に10~15V 程度の高電圧を印加し、N型拡散層13側からフ ローティングゲート電極15へのホットエレクト ロン注入により書き込みを行なう。一方、消去動 作はコントロールゲート電極17にOV、N型拡 散層13に10~15V程度の高電圧を印加し、 フローティングゲート 電極15とN型拡散層13 とのオーバーラップ部の薄い酸化シリコン膜14 を介して、フォラーーノルドハイムトンネリング により電荷を引き抜くことにより行なう。また、 この消去動作は、フォラーーノルドハイムトンネ リング機構を用いているため、消去の際にフロー ティングゲート電極15から電荷を引き抜き過ぎ る現象、すなわちオーバー・イレーズ現象が起こ り、フローティングゲート電極15下のチャネル 領域がディブレッションモードとなってしまう。 そこで、読み出し時に非選択のメモリセルに電流 が流れないようにするために、エンハンスメント モードのMOSトランジスタを同一層のコント ロールゲート電極17で形成できるようにしたス ブリットゲート型の構造となっている。

発明が解決しようとする課題

しかしながら、第4図のごとき従来のスプリット型EEPROMメモリセルにおいては、消去の

課題を解決するための手段

本発明の半導体記憶装置は、一導電型の半導体 基板と、前記半導体基板表面に形成された前記半 導体基板と逆導電型の第1および第2の拡散層 と、前記第2の拡散層を少なくとも含むように形

作用

さらに、本発明の製造方法においては、深い第 3の拡散層をフローティングゲート電極をマスク として、自己整合的に形成するため、製造時にお けるフローティングゲート電極下の極めて短い 成された第3の拡散層と、前記第1の拡散層の前記第2の拡散層側の側端と前記第2の拡散層の前記第1の拡散層側の側端間に少なくとも形成成形に第1の整理と、前記第1の絶縁膜上に形成された第2の電極を備え、前記第1の絶縁膜上に形成された第2の電極を備え、前記第2の絶縁膜が、前記第1の拡散層の前記第3の拡散層の側端間の一部に少なくとも形成されている。

また、本発明の方法は、半導体基板主面上の所法は、本発明の方法は、半導体基板主面上の所法は、前に第1の絶縁膜を形成する工程とと、前記半導体基板主面の全面によって程と、前記半導体基板主面の発展を形成する工程と、第1の統縁膜を形成する工程と、第1の絶縁膜を形成する工程と、第1の絶縁膜上に第2の絶縁度を形成することを備えている。

チャネル長のばらつきがほとんどなく、安定した 高速書き込み特性を得ることが可能となる。

実施 例

以下、本発明の具体的な実施例を図面を用いて 説明する。

第1図に示すように本発明は、従来のドレイン 領域となるN型拡散層13を含み、その外側に位 置するような深いN型拡散層18が設けられた構造となっており、フローティングゲート電極15下のチャネル長がフローティングゲート電極15の寸法に依存せず、深いN型拡散層18の拡散深さにより決定されるようになっている。

また、消去動作においても、従来のメモリセル

レクトロンの発生確率を高めることが可能とな り、高速書き込みが実現できる。

っざに、本発明の製造方法の一実施例について、図面を用いて説明する。

第2図は、本発明の製造方法の一実施例を示し た工程順断面図である。

と同様にドレイン領域となるN型拡散層13に 10~15Vの高電圧を印加し、フローティング ゲート電極15から電電行をフォラーーノルドハイムトンネリングにより引き抜くことにより実施がるが、深いN型拡散層18によりドレイン領域部の拡散層の形状効果が緩和され、消去に必要な高耐圧を確保することができる。

また、本実施例では、フローティングゲート電極 の幅は 1.2 μm とした。

つぎに、第2図 (B) に示すように、フローティン グゲート電極15とフォトレジスト21をマスク として、自己整合技術によりリンイオンを打ち込 み ( 5 0 K e V , 5 × 1 0 1 4 cm - 2) 、その後フォ トレジスト21を除去後、高温熱処理によりドラ イブインを行ない深い N 型拡散層 1 8 を形成す る。この工程により、深い拡散層18はフロー ティングゲート電極15下に深く入り込むため、 深いN型拡散層18の拡散深さによりフローティ ングゲート電極15下のチャネル長が決定される。 また、深いN型拡散層18の拡散深さはドライブ インの温度、時間により自由に制御できるため、 フローティングゲート電極15下のチャネル長を 自由に制御できる。本実施例では、1100℃の 髙温熱処理によりドライブインを行ない、約1μm の拡散深さのN型拡散層18を形成し、フローティ ングゲート電極15下のチャネル長を約 0.5 μ m となるようにした。

っぎに、第2図 (C) に示すように、P型シリコン基板 1 およびフローティングゲート電極 1 5 上に、ゲート絶縁腹およびフローティングゲート電極 1 5 を電気的に絶縁する層間絶縁膜となる酸化シリコン膜 1 6 を形成する。本実施例では 1 0 0 0 ℃の酸化雰囲気中で酸化し、P型シリコン基板 1 上で約300人、ポリシリコン膜からなるフローティングゲート電極 1 5 上で 4 5 0 人となるように形成した。

つぎに、第2図 (D) に示すように酸化シリコン膜16上に、公知の気相成長法によりリンを・コープ (約3×10<sup>20 cm-3</sup>) した第2のポリシリコン膜を約4000人形成し、その後公知のフォトンン膜を約4000人形成し、その後公知のフォトンントロールゲート電極17を形成する。その後、インにより砒素イオンを打ち込み(50KeV、5×10<sup>15 cm-2</sup>)ソース、ドレイン領域とないの気相成長法により、酸化シリコン膜22を全面に被着した後、ソース、ドレインの押し込みと、

レクトロンの発生確率を高めることが可能とな り、高速書き込みが実現できる。

さらに、深い第3の拡散層をフローティングゲート電極をマスクとして、自己整合的に形成するため、製造時におけるフローティングゲート電極下の極めて短いチャネル長のばらつきがほとんどなく、安定した高速春き込み特性を得ることが可能となる。

#### 発明の効果

酸化シリコン膜22のち密化のために、1000℃、 窒素雰囲気中で熱処理を行なう。最後にソース、 ドレイン領域であるN型拡散層12、13に電極 を設けるために、酸化シリコン膜22に公知の フォトエッチング技術により、コンタクト孔を開 孔し、アルミニウム電極23を形成し、第2図 (D) に示すごとき半導体記憶装置を作製することがで きる。

となる。さらに、深い拡散層を自己整合的に形成するため、フローティングゲート電極下の極めて短いチャネル長を製造のばらつきなく安定して実現でき、安定した高速書き込み特性を得ることが可能となる。

#### 4、図面の簡単な説明

第1図は本発明の構造の一実施例を説明するための断面図、第2図は本発明の製造方法の一実施例を説明するための工程順断面図、第3図および第4図はそれぞれ従来の半導体記憶装置の構造を説明するための断面図である。

1 …… P型シリコン基板、2、3、4、12、13…… N型拡散層、5、6、10、22…… 酸化シリコン膜、7…… 薄い酸化シリコン膜、8、15……フローティングゲート電極、9…… 選択ゲート電極、11、17……コントロールゲート電極、14……トンネリンク媒体となりうる習慣となりままび層間絶縁膜となる酸化シリコン膜、18…… 深い N型拡散層、19……第1のチャネル領域、20……

第2のチャネル領域、21……フォトレジスト、

23……アルミニガム電極。

代理人の氏名 井理士 粟野重孝 ほか1名

第 1 図

1… P型シリコン基板
12.13… N型拡散層

14…トンネリンが媒体となりする

薄い酸化シリコン機

15… フローティンがゲート電極

16… ゲート絶縁膜 st x を間絶縁膜


となる酸化シリコン膜

17…コントロールゲート電極

18…深い N型拡散層


19…第1のチャネル領域


20…第2のチャネル領域



第 2 図

J…ア型シリコン基版
12.13…N型拡散層
A…承い酸化シリコン膜
が…フローティングゲート電池
が…ガート絶線膜および層間絶縁膜
となる酸化シリコン膜
ガ…コントロールゲート電程
パ…深いN型拡散層
とい級化シリコン理
ガ…深いN型拡散層
ガ…酸化シリコン理





THIS PAGE BLANK (USPTO)